関西大学 · システム理工学部 · 教授

研究キーワードIntegrated Circuits・集積回路・CMOS・高速出力バッファ・テラヘルツ集積回路・体バイアス・オンチップインダクタ

ここは公開データのプレビューです。個別の適合理由、連絡角度、保存機能はログイン後に利用できます。

• A 32-Gb/s output buffer circuit with doubled pre-emphasis in 65-nm CMOS2016 · International Conference on Electronics, Information, and Communication 2016年1月
• A 32-Gb/s Inductorless Output Buffer Circuit with Adjustable Pre-emphasis in 65-nm CMOS2016 · IEIE Transactions on Smart Signal and Computing 5 ( 3 ) 207 - 214 2016年6月
• PLL の物理レイアウト自動生成を目指した設計手法2014 · 情 報処理学会DA シンポジウム 2014年8月
• \Analysis of Radiation-Induced Timing Vulnerability on Phase- locked Loops2013 · 情報処理学会DA シンポジウム 2013年8月

• チップ内高速信号伝送2000 · 2000年
• On-chip high-performance signaling2000 · 2000年

• 公式プロフィール