電気通信大学 · 情報理工学研究科 · 准教授

研究キーワードsupercomputer energy efficiency・CNFET circuit design・parallel prefix adders・network traffic balancing・HBM cache architecture・SRv6 network telemetry・communication latency measurement

ここは公開データのプレビューです。個別の適合理由、連絡角度、保存機能はログイン後に利用できます。

• Feedback-based Dynamic Traffic Balancing for Multipath Routing in ISP Networks Sho SATO; Shinobu MIWA; Hiroki HONDA; Hayato YAMAKI ラスト(シニア)オーサー, IEICE Transactions on Information and Systems, Institute of Electronics, Information and Communications Engineers (IEICE), E109-D巻, 1号, 掲載ページ (accepted), 出版日 2026年01月, 査読付, 国内誌 研究論文（学術雑誌）, 英語 URL DOI URL 共同研究・競争的資金等URL2026 · 論文
• A comprehensive analysis of the impact of sub 10-nm CNFET technology on 64-bit parallel prefix adders and 32-bit matrix multiply units Chenlin Shi; Tongxin Yang; Ryota Shioya; Hayato Yamaki; Hiroki Honda; Shinobu Miwa Integration, Elsevier BV, 106巻, 102583号, 掲載ページ 1-16, 出版日 2026年01月, 査読付, 国際誌 研究論文（学術雑誌）, 英語 URL DOI URL2026 · 論文
• Combining System- and User-Level Approaches to Improving Energy Efficiency in GPU-Based Supercomputers Kohei Yoshida; Hayato Yamaki; Hiroki Honda; Kento Sato; Shinobu Miwa Proceedings of the Supercomputing Asia and International Conference on High Performance Computing in Asia Pacific Region Workshops, ACM, 掲載ページ 22-30, 出版日 2026年01月25日, 査読付, 国際誌 研究論文（国際会議プロシーディングス）, 英語 URL DOI URL2026 · 論文
• フローキャッシュミスハンドラを有するOpen vSwitchの性能分析 丸山 颯斗; 三輪 忍; 本多 弘樹; 八巻 隼人 ラスト(シニア)オーサー, 出版日 2026年03月, 電子情報通信学会技術研究報告, CPSY2025-73巻, 掲載ページ 125-130, 日本語, 研究発表ペーパー・要旨（全国大会，その他学術会議）, 国内誌2026 · MISC

• 圧縮IDを用いた統合ネットワーク制御アーキテクチャの研究 八巻 隼人 日本学術振興会, 科学研究費助成事業, 電気通信大学, 基盤研究(B), 研究代表者, 26K02878 研究期間 2026年04月 - 2030年03月 URL2026 · 共同研究・競争的資金等の研究課題
• パケット処理キャッシュにおける応答予測キャッシュの最適化 八巻隼人 電気通信普及財団, 研究助成 研究期間 2021年04月01日 - 2022年03月31日2021 · 共同研究・競争的資金等の研究課題
• パケット処理キャッシュを用いたパケット予測処理に関する研究 八巻隼人 日本学術振興会, 科学研究費助成事業, 電気通信大学, 若手研究, 研究代表者, 本研究では，インターネットルータのテーブル検索を高速化・省電力化するパケット処理キャッシュ（PPC: Packet Processing Cache）において，近い将来に到着するパケットを予測して事前にテーブル検索を行い，その結果をキャッシュするパケット予測処理機構を提案した．研究成果として，近年研究が進められている多階層PPCに本機構を適用することで，従来の1.38倍のスループットを74%の消費電力で実現できることを明らかにした．また，提案機構のハードウェア実装にかかるオーバーヘッドはPPCの実装回路全体の1%程度であることを示した．, 18K18022 研究期間 2018年04月01日 - 2021年03月31日2018 · 共同研究・競争的資金等の研究課題
• ルータにおけるテーブル検索処理の省電力化および高速化に関する研究 八巻隼人 日本学術振興会, 科学研究費助成事業, 電気通信大学, 研究活動スタート支援, 研究代表者, 本研究では，ルータの省電力化およびパケット処理の高速化を実現するパケット処理キャッシュにおける，最適なキャッシュ制御手法およびハードウェアについて検討を行った．まず，パケット処理結果を事前にキャッシュに保存しておく，パケットの投機的処理技術により，これまで70%程度であったキャッシュヒット率を80%程度まで向上可能とした．更に，提案するパケット処理キャッシュをハードウェアレベルで詳細にシミュレーションおよび評価し，提案機構が実装可能なハードウェアコストであることを示した．, 16H06798 研究期間 2016年08月26日 - 2018年03月31日2016 · 共同研究・競争的資金等の研究課題

• 公式プロフィール