Kanazawa Institute of Technology · Faculty of Engineering / Graduate School of Engineering · 教授

Research keywordsシリコン半導体デバイス＆ＳＯＩ・エネルギー・ハーデスティング（環境ＲＦ発電）・半導体界面の電気的評価・極低消費電力新規デバイス構造・SOI・PN-Body Tied SOI-FET・超低消費電力・エネルギー・ハーデスティング・Steep Subthreshold Slope

This is a public-data preview. Personalized fit, contact angles, and saved workflows require sign-in.

• Reducing Short-Circuit Current of CMOS Inverter Circuits with “PN-Body Tied SOI-FET”2025
• Steep Slope Device “N-type Gate-Controlled Carrier-Injection SOI-Transistor”: Suppression of Hysteresis by Ar-ion Implantation and Possibility of CMOS2024
• New Steep Subthreshold Slope Device “Gate-Controlled Carrier-Injection SOI-Transistor”2024
• Control of Hysteresis and Latch-Up on Steep Switching “PN-Body Tied SOI-FET Diode” by Ar-Ion Implantation2024

• IS展開) アンテナ・回路・デバイス協調設計による極低入力での高効率環境RFエネルギー・ハーベスターの試作検証, STARC FS 2015年度 成果報告会,７月16日、2015年 著者：井田次郎、野口 啓介, 伊東 健治
• SOI ３次元ピクセルプロセスの研究
• (IS展開) アンテナ・回路・デバイス協調設計による極低入力での高効率環境RFエネルギー・ハーベスターの試作検証 STARC FS 2015年度 研究成果概要, pp1-2, 3月2016年 著者：井田次郎、野口 啓介, 伊東 健治
• (IS展開) アンテナ・回路・デバイス協調設計による極低入力での高効率環境RFエネルギー・ハーベスターの試作検証 STARC FS 2014年度 研究成果概要, pp1-2 著者：井田次郎、野口 啓介, 伊東 健治

• Official profile
• ORCID