Nihon University · Faculty of Production Engineering · 教授

Research keywordsディペンダブルコンピューティング・ディペンダブルネットワークシステム・VLSI設計/テスト・半導体ウェハマップ欠陥パターン分類・テスト生成・自己訓練・CapsNet・PBO

This is a public-data preview. Personalized fit, contact angles, and saved workflows require sign-in.

• Self-Training-Based Wafer Map Defect Pattern Labeling for Classification Accuracy Improvement2026 · International Journal of Reliability, Quality and Safety Engineering, 2026年04月, 査読有り
• A Multiple Target Seed Generation Method for Random Pattern Resistant Faults on Built-In Self-Test2026 · IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, 2026年03月, 査読有り
• Self-Training for Accuracy Improvement in Wafer Map Defect Pattern Classification Using AI2025 · 30th ISSAT International Conference on Reliability and Quality in Design (RQD 2025), 2025年08月, 査読有り
• Mixed-defect Wafer Map Classification using CapsNet-based Models with Precise Scratch-pattern Reconstruction2025 · IEEE Access, 2025年10月, 査読有り

• マルチモデルサンプリングに基づくSoCの欠陥レベル見積り及び削減法2019
• 高電磁環境下での周期的多重過渡故障のオンラインマスク法2015
• 高電磁環境下の新しい過渡故障モデルに対する耐故障順序回路の検討2012
• レイアウト情報を用いたＳＯＣ市場不良率予測の高精度化手法に関する研究2011

• Official profile
• ORCID