Saitama University · Graduate School of Science and Engineering · 教授

Research keywordshigh-level LSI design・resource-constrained scheduling・binarized neural networks・double modular redundancy・soft error tolerance・low-power VLSI・register minimization・QUBO optimization

This is a public-data preview. Personalized fit, contact angles, and saved workflows require sign-in.

• Compact QUBO Formulation of Resource-Constrained Operation Scheduling in High-Level LSI Design Haruki Yamagishi; Takuto Kishimoto; Kazuhito Ito Proc. Workshop on Synthesis and System Integration of Mixed Information Technologies, 開始ページ：173 , 終了ページ：178 , 2025年10月, ［査読有り］ , ［最終著者］ 英語, 研究論文（国際会議プロシーディングス）2025
• Reducing Registers in Convolution Operation for Binarized Neural Networks with Register-Bridge LSI Architecture Jun Masuda; Kazuhito Ito Proc. Workshop on Synthesis and System Integration of Mixed Information Technologies, 開始ページ：148 , 終了ページ：153 , 2025年10月, ［査読有り］ , ［最終著者］ 英語, 研究論文（国際会議プロシーディングス） 共同研究・競争的資金等ID：513083842025
• Double Moduler Redundancy Design of LSI Controller for Soft Error Tolerance Katsutoshi Otsuka, Kazuhito Ito Proc. Workshop on Synthesis and System Integration of Mixed Information Technologies, 開始ページ：20 , 終了ページ：25 , 2024年, ［査読有り］ , ［最終著者］ Institute of Electronics, Information and Communications Engineers (IEICE), 英語, 研究論文（国際会議プロシーディングス） ISSN：0916-8508 , eISSN：1745-13372024
• メモリアクセスを考慮したレジスタブリッジ型LSIのマッピング・スケジューリング手法2024 · 電子情報通信学会技術研究報告VLD2024-122,

• 信号処理用動的再構成型LSIの設計
• レジスタブリッジ型アーキテクチャ高速二値化ＣＮＮ推論ＬＳＩの開発
• アレー型ア-ギテクチャを有する並列信号処理システムの高位合成
• 動的再構成による高速並列信号処理

• Official profile