Institute of Science Tokyo · School of Engineering

Research keywordsFPGA acceleration・neural network inference・sparse matrix multiplication・parallel annealing・combinatorial optimization・visual odometry・hardware accelerators・model compression

This is a public-data preview. Personalized fit, contact angles, and saved workflows require sign-in.

• DMSA: An Efficient Architecture for Sparse–Sparse Matrix Multiplication Based on Distribute-Merge Product Dataflow2025 · IEEE Transactions on Very Large Scale Integration (VLSI) Systems 1 - 14 2025年
• WhiteDwarf : A Holistic Co-Design Approach to Ultra-Compact Neural Inference Acceleration2025 · IEEE Access 13 86509 - 86527 2025年
• A Flip-Count-Based Dynamic Temperature Control Method for Constrained Combinatorial Optimization by Parallel Annealing Algorithms2025 · IEICE Transactions on Information and Systems E108.D ( 1 ) 12 - 22 2025年1月
• An Accurate FPGA-Based ORB Feature Extractor for SLAM with Row-Wise Keypoint Selection2024 · International Conference on Consumer Electronics (ICCE) 2024年1月

• 自己適応型エッジAIオンライン学習基盤の創出2024 · 研究課題/領域番号： 24K02911 2024年4月 - 2029年3月
• 超高次元分散ベクトル表現に基づくAIコンピューティングの研究2023 · 研究課題/領域番号： 23H00469 2023年4月 - 2026年3月
• 超高次元分散ベクトル表現を基軸とする融合型AIコンピューティング基盤の開拓2023 · 研究課題/領域番号： 23H05489 2023年4月 - 2028年3月
• 大規模疎行列処理のためのインストレージアクセラレータの創出2021 · 研究課題/領域番号： 21K17720 2021年4月 - 2024年3月

• Official profile