The University of Aizu · Faculty of Computer Science and Engineering · 教授

Research keywordsmpeg2 codec・video lsi design・encoder architecture・decoder architecture・mux firmware・hardware implementation

This is a public-data preview. Personalized fit, contact angles, and saved workflows require sign-in.

• Low Delay 4K 120fps HEVC Decoder with Parallel Processing Architecture.
• An Efficient Reference Image Sharing Method for the Image-division Parallel Video Encoding Architecture
• A Power Reduction Scheme with Partial Sleep Control of ONU Frame Buffer in Operation.
• A Single-Chip 4K 60-fps 4: 2: 2 HEVC Video Encoder LSI Employing Efficient Motion Estimation and Mode Decision Framework With Scalability to 8K.

• 研究分野 — 計算機システム 高性能計算計算機システム 高性能計算
• 最新符号化VVC/H.266を用いたリアルアイム映像符号化技術の開拓とその応用
• 現在の研究課題研究
• 準実時間性を有する映像符号化ハードウェア・アーキテクチャ構成技術

• Official profile